Embedded Systems

Extension of the RI5CY Processor core with RISC-V Vector Instructions

Master’s Thesis

Abstract

Durch die RISC-V Foundation wurden bereits Vektorinstruktionen in einem Standard verabschiedet. In dieser Arbeit sollen diese Vektorinstruktionen in den RI5CY-Prozessorkern integriert werden.

Requirements

  • Sucessfully passed ESES lecture or knowledge of hardware design using Verilog or VHDL

Contact

Bringmann, Oliver

Frischknecht, Adrian

Lübeck, Konstantin