Projektbeschreibung

Viele der gĂ€ngigen AnsĂ€tze im Bereich der rekonfigurierbaren Rechensysteme sehen in der Rekonfiguration nur die Möglichkeit der Wiederverwendbarkeit eines Bausteins fĂŒr verschiedene Anwendungen. Die Möglichkeiten, die neuere Architekturen bieten, gehen aber weit ĂŒber diesen Vorteil hinaus. Sie erlauben insbesondere, durch extrem schnelles Rekonfigurieren (in weniger als einem Taktschritt) zur Laufzeit die Funktionsblöcke eines Bausteins fĂŒr unterschiedliche Operationen der gleichen Anwendung wiederzuverwenden. HĂ€ufiges Rekonfigurieren zur Laufzeit ist dabei Teil der normalen AusfĂŒhrung. Durch das Schritthalten der Rekonfiguration mit der AusfĂŒhrung ergibt sich ein zusĂ€tzlicher Freiheitsgrad, der ein neues "Rekonfigurations-Prinzip" begrĂŒndet. Dieses neue Prinzip, das wir prozessorartige Rekonfiguration nennen, erlaubt es, in einem Taktschritt genau den Teil einer Schaltung, der in diesem Taktzyklus benötigt wird, durch rekonfigurierbare Datenpfade zu realisieren und abzuarbeiten.

Wir untersuchen die Vorteile der prozessorartigen Rekonfigurierbarkeit sowohl gegenĂŒber reinen Prozessor- als auch gegenĂŒber konventionellen Hardware-Lösungen und insbesondere gegenĂŒber den FPGAs und wollen diese fĂŒr Anwendungen nutzbar machen. Als Ausgangspunkt fĂŒr die Untersuchungen verwenden wir das von uns erstellte CRC-Modell. Das CRC-Modell ist ein sehr allgemeines Modell fĂŒr prozessorartig rekonfigurierbare Architekturen, das anhand verschiedener Parameter konfiguriert werden kann1. Auf der Grundlage dieses Modells erstellen wir Werkzeuge fĂŒr die Entwicklung und Bewertung solcher Architekturen, sowie Werkzeuge fĂŒr die Abbildung von Anwendungen auf diese.

1 Diese Konfiguration ist nicht mit der Rekonfiguration der Architektur zur Laufzeit zu verwechseln. Diese beiden unterschiedlichen Ebenen der (Re-)Konfiguration begrĂŒnden die Bezeichung Configurable Reconfigurable Core (CRC).

 

Gefördert im SPP 1148